Embedded Technology 2010

12月1日より開催される組込み技術展「Embedded Technology 2010」に出展する運びとなりました。
今回は「新たな力を開発に。~設計思想の常識を打ち破れ~」をテーマに主力製品である「NSL Overture」を用いて設計者の方々が抱える課題、設計時間および工数、費用を節減するための手法を、デモを交えて紹介いたします。

展示会名
組込み総合技術展「Embedded Technology 2010」
会期
12月1日(水)~12月3日(金)
会場
パシフィコ横浜
ブース番号
D-49
ブース内デモンストレーション
- UML2.0対応統合開発環境NSL Overtureを用いたモデルベースハードウェア設計
- NSL Overtureによる機能エントリーからシミュレーションならびにFPGAへの実装デモ
- 演算アルゴリズムの効率的なハードウェア実装事例
- NSLとVerilog HDLコードで開発した機能モジュールの協調設計デモ
ブース内プレゼンテーション
10:30-10:45 より効率よくハードウェア開発を行うためのハードウェア記述言語とは
11:30-11:45 ソフトウェアエンジニアのためのモデルベース(UML2.0を用いたクラス図)設計
13:00-13:15 アルゴリズムをハードウェアにしてみよう
14:00-14:15 より効率よくハードウェア開発を行うためのハードウェア記述言語とは
15:00-15:15 ソフトウェアエンジニアのためのモデルベース(UML2.0を用いたクラス図)設計
16:00-16:15 Verilog HDLで設計されたIPコア(ハードウェア設計資産)を簡単に使って工数短縮する方法
*3日間を通して同じ時間割です。
FPGAトラック  (アネックスホールF202 聴講無料/事前登録制)
12月2日(木)12:00 – 12:45
「技術者たちは気づき始めた、現在のFPGA設計に潜む罠」
講演:オーバートーン(株)取締役 井倉将実